MOSFETs - افزونیہ کی قسم ، کمی کی قسم

مسائل کو ختم کرنے کے لئے ہمارے آلے کو آزمائیں





ایف ای ٹی کی دو اہم اقسام جو اس وقت موجود ہیں: JFETs اور MOSFETs.

MOSFETs کو مزید تخفیف کی قسم اور میں درجہ بندی کیا جاسکتا ہے بڑھانے کی قسم یہ دونوں اقسام MOSFETs کے آپریشن کے بنیادی انداز کی وضاحت کرتی ہیں ، جبکہ MOSFET کی اصطلاح خود میٹل آکسائڈ - سیمی کنڈکٹر فیلڈ ایفیکٹ ٹرانجسٹر کا مخفف ہے۔



اس حقیقت کی وجہ سے کہ دونوں اقسام میں مختلف کام کرنے کی خصوصیات ہیں ، ہم ان میں سے ہر ایک کا الگ الگ مضامین میں الگ سے جائزہ لیں گے۔

افزودگی اور کمی افسردگی کے درمیان فرق

بنیادی طور پر ، بڑھاوا دینے والے MOSFETs کے برعکس ، گیٹ ٹو سورس ٹرمینلز (VGS) کے اس پار 0 V کی موجودگی میں بھی MOSFETs ایک غیر مملکت میں ہیں۔



بہتر کرنے والے موسفٹ کے ل the ، گیٹ ٹو سورس ولٹیج (VGS) اس کے گیٹ ٹو سورس تھریشولڈ وولٹیج (VGS (ویں)) سے اوپر ہونا ضروری ہے تاکہ اس کا انعقاد کیا جاسکے .

تاہم ، این چینل کی کمی موسوفٹ کے ل V ، اس کی وی جی ایس (ویں) قیمت 0 V سے اوپر ہے۔ اس کا مطلب یہ ہے کہ یہاں تک کہ اگر VGS = 0 V ، ایک کم ہونے والا MOSFET موجودہ عمل کرنے کے قابل ہے۔ اسے آف کرنے کے ل a ، موزوں MOSFET کے VGS کو VGS (th) (منفی) کے نیچے کم کرنے کی ضرورت ہے۔

اس موجودہ مضمون میں ہم افسردگی کی قسم MOSFET پر تبادلہ خیال کریں گے ، جس کے بارے میں کہا جاتا ہے کہ وہ JFET سے مماثل خصوصیات رکھتا ہے۔ I کے قریب کٹ آف اور سنترپتی کے مابین مماثلت ہےڈی ایس ایس

بنیادی تعمیراتی

این چینل کی کمی کی قسم MOSFET۔

شکل 5.23 این چینل کی کمی کی قسم MOSFET کی بنیادی داخلی ڈھانچے کو ظاہر کرتا ہے۔

ہم سلکان بیس کا استعمال کرتے ہوئے تخلیق کردہ پی قسم کے مواد کا ایک بلاک تلاش کرسکتے ہیں۔ اس بلاک کو سبسٹریٹ کہا جاتا ہے۔

سبسٹریٹ وہ اساس یا فاؤنڈیشن ہے جس پر ایک MOSFET تعمیر کیا جاتا ہے۔ کچھ MOSFETs کے لئے یہ اندرونی طور پر 'ماخذ' ٹرمینل سے منسلک ہوتا ہے۔ نیز ، بہت سارے آلات ایس ایس کی شکل میں ایک اضافی آؤٹ پٹ پیش کرتے ہیں ، جس میں 4 ٹرمینل MOSFET کی خاصیت ہوتی ہے ، جیسا کہ شکل 5.23 میں انکشاف کیا گیا ہے۔

نالی اور ماخذ کے ٹرمینلز کوندکٹاوی رابطوں کے ذریعہ این ڈوپڈ مقامات سے جڑے ہوئے ہیں ، اور این چینل کے ذریعے منسلک ہیں ، جیسا کہ اسی شکل میں اشارہ کیا گیا ہے۔

گیٹ ایک دھاتی پرت سے بھی جڑا ہوا ہے ، حالانکہ یہ سلکان ڈائی آکسائیڈ کی عمدہ پرت کے ذریعے این چینل سے موصل ہوتا ہے (سی اودو).

سی اودوموصلیت املاک کی ایک انوکھی قسم کے مالک ہے جس کو ڈائی الیکٹرک کہتے ہیں جو بیرونی طور پر استعمال شدہ برقی فیلڈ کے جواب میں اپنے اندر ایک مخالف برقی فیلڈ تیار کرتا ہے۔

ایک موصل پرت ہونے کی وجہ سے ، مادی ایس اودوہمیں مندرجہ ذیل اہم معلومات پیش کرتے ہیں:

اس مواد کے ساتھ گیٹ ٹرمینل اور موسفٹ چینل کے درمیان ایک مکمل تنہائی تیار کی گئی ہے۔

مزید یہ کہ یہ سی او کی وجہ سے ہےدو، موسفٹ کا دروازہ ان پٹ رکاوٹ کی انتہائی اعلی ڈگری کی خصوصیت کا اہل ہے۔

اس اہم ان پٹ رکاوٹ پراپرٹی کی وجہ سے ، گیٹ موجودہ Iجیکسی بھی ڈی سی پر متعصب MOSFET تشکیل کے ل zero عملی طور پر صفر AMP ہے۔

بنیادی آپریشن اور خصوصیات

وی چینل = 0 V اور ایک قابل اطلاق وولٹیج VDD کے ساتھ این چینل کی کمی کی قسم MOSFET۔

AS 5.54 میں دیکھا جاسکتا ہے ، دروازے سے منبع وولٹیج کو صفر وولٹ پر دو ٹرمینلز کو ایک ساتھ جوڑ کر ترتیب دیا گیا ہے ، جبکہ وولٹیج Vڈی ایسنالی اور سورس ٹرمینلز کے اس پار لگائی جاتی ہے۔

مذکورہ بالا ترتیب کے ساتھ ، ڈرین سائیڈ JFET چینل کے ذریعہ ایک مساوی موجودہ کے ساتھ ن چینل فری الیکٹرانوں کے ذریعہ ایک مثبت صلاحیت پیدا کرتا ہے۔ نیز ، نتیجے میں موجودہ ویجی ایس= 0V کی شناخت ابھی بھی میں کر رہا ہوںڈی ایس ایس، جیسا کہ تصویر 5.25 میں دیا گیا ہے

این چینل کی کمی کی قسم MOSFET کیلئے ڈرین اور ٹرانسفر کی خصوصیات

ہم دیکھ سکتے ہیں کہ شکل 5.26 میں گیٹ سورس وولٹیج Vجی ایس-1V کی شکل میں منفی صلاحیت دی جاتی ہے۔

یہ منفی صلاحیت الیکٹرانوں کو پی چینل سبسٹریٹ کی طرف مجبور کرنے کی کوشش کرتی ہے (چونکہ الزامات پیچھے ہٹ جاتی ہے) ، اور پی چینل سبسٹریٹ سے سوراخ کھینچنے کی کوشش کرتی ہے (چونکہ مخالف الزامات اپنی طرف متوجہ کرتی ہے)۔

گیٹ ٹرمینل میں منفی صلاحیت کی وجہ سے چینل میں فری کیریئر میں کمی

اس منحصر تعصب V پر کتنا بڑا ہےجی ایسیہ ہے کہ ، سوراخوں اور الیکٹرانوں کا دوبارہ مرکب ہوجاتا ہے جس کے نتیجے میں یہ نقل و حرکت کے لئے دستیاب ن چینل میں مفت الیکٹرانوں کی کمی ہوتی ہے۔ منفی تعصب کی اعلی سطح کے نتیجے میں دوبارہ گنتی کی شرح بڑھتی ہے۔

مندرجہ بالا منفی تعصب کی حالت میں اضافہ ہونے کے ساتھ ہی نالی کا موجودہ عمل کم ہوجاتا ہے ، جو V کے اعداد و شمار 5.25 میں ثابت ہےجی ایسوی کی سطحجی ایس= -1 ، -2 اور اسی طرح ، -6V کے چوٹکی بند ہونے تک۔

منتقلی کے منحنی خطوط کے نتیجے میں نالہ موجودہ کے جیسے ہی آگے بڑھتا ہے جے ایف ای ٹی۔

اب ، مثبت V کے لئےجی ایساقدار ، گیٹ مثبت ، الٹا رساو موجودہ کی وجہ سے ، پی قسم کے ذیلی ذیلی جگہوں سے اضافی الیکٹران (مفت کیریئر) کو راغب کرے گا۔ اس میں تیز رفتار ذرات کے نتیجے میں تصادم کے راستے سے تازہ ترین کیریئر قائم ہوں گے۔

چونکہ گیٹ ٹو ماخذ وولٹیج مثبت شرح سے بڑھتا ہے ، نالیوں کی موجودہ حالت میں تیزی سے اضافہ ہوتا ہے ، جیسا کہ مذکورہ بالا بحث کی گئی وجوہات کی بناء پر تصویر 5.25 میں ثابت ہے۔

V کے منحنی خطوط کے مابین خلا پیدا ہواجی ایس= 0 وی اور ویجی ایس= +1 واضح طور پر اس مقدار کو ظاہر کرتا ہے جس کے ذریعہ V کی 1 - V تبدیلیوں کی وجہ سے موجودہ میں اضافہ ہوا ہےجی ایس

ڈرین کرنٹ کے تیزی سے اضافے کی وجہ سے ہمیں زیادہ سے زیادہ موجودہ ریٹنگ کے بارے میں محتاط رہنا چاہئے ، ورنہ یہ مثبت گیٹ وولٹیج کی حد کو عبور کرسکتا ہے۔

مثال کے طور پر ، تصویر لگانے میں ڈیوائس کی قسم کے لئے ۔5.25 ، V لگائیںجی ایس= + 4V کی وجہ سے نالی کا بہاؤ 22.2 ایم اے ہوجائے گا ، جو آلہ کی زیادہ سے زیادہ خرابی کی حد (موجودہ) کو عبور کرسکتا ہے۔

مذکورہ بالا حالت سے پتہ چلتا ہے کہ مثبت گیٹ ٹو ماخذ وولٹیج کا استعمال چینل میں فری کیریئر کی مقدار پر بہتر اثر پیدا کرتا ہے ، جب کہ V کے برخلافجی ایس= 0V

یہی وجہ ہے کہ نالے یا منتقلی کی خصوصیات پر مثبت گیٹ وولٹیج کا خطہ عام طور پر جانا جاتا ہے اضافہ خطہ . یہ خطہ کٹ آف اور I کی سنترپتی سطح کے درمیان ہےڈی ایس ایسیا کمی کا علاقہ۔

ایک مثال مسئلہ کو حل کرنا

فوائد اور درخواستیں

اضافے کے موڈ MOSFETs کے برعکس ، جہاں ہمیں صفر گیٹ ٹو ماخذ وولٹیج کے جواب میں نالی کا موجودہ صفر پر گرتا ہوا نظر آتا ہے ، جدید کمی-موڈ ایف ای ٹی میں صفر گیٹ وولٹیج کے ساتھ نمایاں موجودہ کی خصوصیات موجود ہیں۔ عین مطابق ہونے کے لئے ، نالی سے منبع مزاحمت صفر وولٹیج میں عام طور پر 100 اوہمس ہوتی ہے۔

جیسا کہ مذکورہ گراف میں اشارہ کیا گیا ہے ، او این-مزاحمت آر ایس ایس(پر)بمقابلہ ینالاگ سگنل کی حد عملی طور پر فلیٹ ردعمل کی طرح دکھائی دیتی ہے۔ یہ خصوصیت ، ان اعلی درجے کی کمی کی قسم کے آلے کی کم گنجائش کی سطح کے ساتھ مل کر ، انہیں آڈیو اور ویڈیو سوئچنگ ایپلی کیشنز کے مطابق مطابق سوئچ کی حیثیت سے خاص طور پر مثالی بننے کی اجازت دیتی ہے۔

ڈیلیپریشن موڈ موسیفٹ کی 'عام طور پر آن' وصف آلہ کو قابل بناتا ہے کہ وہ واحد ایف ای ٹی موجودہ ریگولیٹرز کے لئے بالکل موزوں ہو۔

سرکٹ مندرجہ ذیل اعداد و شمار میں دیکھا جاسکتا ہے۔

فارمولا کا استعمال کرتے ہوئے روپے کی قیمت کا تعین کیا جاسکتا ہے:

Rs= وی جی ایسبند[1 - (Iڈی/میںڈی ایس ایس)1/2] / میںڈی

کہاں میںڈی آؤٹ پٹ میں درکار ریگولیٹڈ موجودہ کی مقدار ہے۔

موجودہ ماخذ کی ایپلی کیشن میں ڈیلیپریشن موڈ MOSFETs کا سب سے بڑا فائدہ ان کا کم سے کم ڈرین کا اہلیت ہے ، جو انہیں کم ان پٹ رساو ، درمیانی رفتار (> 50 V / us) سرکٹس میں بایسیز ایپلی کیشنز کے ل appropriate مناسب بنا دیتا ہے۔

نیچے دیئے گئے اعداد و شمار میں ایک ڈبل کم رساو فنکشن ایف ای ٹی کا استعمال کرتے ہوئے کم ان پٹ - رساو موجودہ متناسب فرنٹ اینڈ کی نمائش کی گئی ہے۔

عام طور پر ، جے ایف ای ٹی کے دونوں اطراف کو ID = 500 uA پر متعصب کیا جائے گا۔ لہذا ، معاوضے اور آوارہ اہلیتوں سے معاوضہ وصول کرنے کے لئے موجودہ حصول 2ID تک محدود ہو جاتا ہے ، یا اس طرح کے معاملات میں ، 1.0 ایم اے۔ جے ایف ای ٹی کی متعلقہ خصوصیات ڈیٹا شیٹ پر پروڈکشن ثابت اور یقین دہانی کرنی ہیں۔

CS ان پٹ مرحلے 'پونچھ' موجودہ ماخذ کی آؤٹ پٹ سندی علامت ہے۔ یہ اہلیت غیر الورٹنگ امپلیفائرز میں بہت اہم ہے ، اس حقیقت کی وجہ سے کہ ان پٹ مرحلے کو پورے نیٹ ورک میں اہم سگنل تبادلے کا سامنا کرنا پڑتا ہے ، اور سی ایس میں چارجنگ دھاریاں بڑی ہوسکتی ہیں۔ اگر عام طور پر موجودہ ذرائع استعمال کیے جاتے ہیں تو ، یہ غیر تسخیر سرکٹس (الٹا ایپلی کیشنز کے مقابلے ، جہاں سی ایس میں چارج کرنٹ کم سے کم ہوتا ہے) کے مقابلے میں نمایاں شرح بگڑنے کے لئے یہ پونچھ گنجائش ذمہ دار ہوسکتا ہے۔

شرح سود میں کمی کا اظہار اس طرح کیا جاسکتا ہے:

1 / 1+ (سی ایس / ایس سی)

جب تک کہ سی سی (معاوضہ کیپسیسیٹر) سے کم ہے ، اس کی شرح میں شاید ہی کوئی فرق ہو۔ ڈی ایم او ایس ایف ای ٹی کے ساتھ کام کرتے ہوئے ، سی ایس تقریبا 2 2 پی ایف ہوسکتا ہے۔ یہ حکمت عملی سست روی میں ایک بہت بڑی بہتری پیدا کرتی ہے۔ جہاں موجودہ خسارے میں 1 سے 5 ایم اے سے زیادہ کی ضرورت ہوتی ہے ، وہاں آلہ میں 202 ایم اے زیادہ سے زیادہ VGS +2.5 V پیدا کرنے کے ل the بڑھاوے کے انداز میں متعصب کیا جاسکتا ہے ، اور کم سے کم آؤٹ پٹ کیپسیٹینس ایک کلیدی پہلو کے طور پر جاری رہتی ہے۔

ذیل میں اگلی ایپلیکیشن مناسب افزائش موڈ موجودہ ماخذ سرکٹ کی نمائش کرتی ہے۔

A 'عام طور پر' ینالاگ سوئچ ایسی ضروریات کے لئے بنایا جاسکتا ہے جہاں سپلائی وولٹیج کی ناکامی کے دوران معیاری حالت ضروری ہوجاتی ہے ، مثال کے طور پر ٹیسٹ ٹولز کی خود کار حدود میں یا سوئچ آن میں منطق سرکٹس کی درست شروعات کو یقینی بنانا۔

ڈیوائس کی کم منفی حد وولٹیج بنیادی ڈرائیو کی ضروریات پیش کرتا ہے اور کم سے کم وولٹیج کے ساتھ کام کرنے کی اجازت دیتا ہے۔

سرکٹ ذیل میں کسی بھی کمی موڈ ڈی ایم او ایس ینالاگ سوئچ کے لئے عام تعصب عوامل کو ظاہر کرتا ہے۔

ڈیوائس کو آف کرنے کا سبب بننے کے لئے ، گیٹ پر ایک منفی وولٹیج ضروری ہوجاتا ہے۔ یہ کہتے ہوئے کہ ، جب ایف ای ٹی کو مثبت گیٹ وولٹیج کا استعمال کرتے ہوئے اضافی طور پر بڑھایا جاتا ہے تو ، مزاحمت کو کم کیا جاسکتا ہے ، جس سے خاص طور پر افزائش کے موڈ والے خطے کے ساتھ ساتھ تنزلی کے موڈ میں خطے کو چالو کیا جاتا ہے۔

اس جواب کو درج ذیل گراف میں دیکھا جاسکتا ہے۔

یونٹ کا اعلی تعدد حاصل ، اس کی کم گنجائش والی اقدار کے ساتھ ، بڑھتی ہوئی 'میرٹ کا اعداد و شمار' فراہم کرتا ہے۔ یہ واقعی VHF اور UHF پرورش میں ایک اہم عنصر ہے ، جو ایف ای ٹی کے گین-بینڈوڈتھ پروڈکٹ (جی بی ڈبلیو) کی وضاحت کرتا ہے ، جس کی وضاحت اس طرح کی جاسکتی ہے:

GBW = gfs / 2 پائی (سیمیں+ سیباہر)

پی چینل کی کمی کی قسم MOSFET

P-چینل کی کمی کی قسم MOSFET کی تعمیر ایک ن چینل ورژن کا کامل ریورس ہے جس کو شکل 5.23 میں دکھایا گیا ہے۔ مطلب ، سبسٹریٹ اب ایک ن-ٹائپ کی شکل اختیار کرلیتا ہے اور چینل پی قسم کی شکل اختیار کرلیتا ہے ، جیسا کہ نیچے دیئے گئے عکس 5.28a میں دیکھا جاسکتا ہے۔

IDSS = 6 ایم اے اور VP = +6 V کے ساتھ پی چینل کی کمی کی قسم MOSFET

ٹرمینل کی شناخت بدستور بدستور باقی ہے ، لیکن وولٹیج اور موجودہ قطعات الٹ ہیں ، جیسا کہ ایک ہی اعداد و شمار میں اشارہ کیا گیا ہے۔ ڈرین کی خصوصیات بالکل ویسی ہی ہونگی جو تصویر 5.25 میں دکھائی دیتی ہیں ، سوائے وی کےڈی ایساس معاملے میں ایک منفی قیمت پائے گا جس پر دستخط کریں.

نالی کا کرنٹ Iڈیاس معاملے میں بھی مثبت غلغت دکھاتی ہے ، اس کی وجہ یہ ہے کہ ہم پہلے ہی اس کی سمت تبدیل کرچکے ہیں۔ ویجی ایسایک مخالف قطبیت ظاہر کرتا ہے ، جو قابل فہم ہے ، جیسا کہ شکل 5.28c میں اشارہ کیا گیا ہے۔

کیونکہ ویجی ایسالٹا ہے منتقلی کی خصوصیات کے لئے آئینہ کی تصویر تیار کرتا ہے جیسا کہ تصویر 5،28b میں اشارہ کیا گیا ہے۔

مطلب ، نالی کا بہاؤ مثبت V میں بڑھتا ہےجی ایسV میں کٹ آف پوائنٹ سے خطہجی ایس= Vp میں جب تکڈی ایس ایس، پھر V کی منفی قدر کے طور پر اس میں اضافہ ہوتا رہتا ہےجی ایسطلوع

علامتیں

MOSFET علامتیں ختم ہونے کی قسم

مذکورہ بالا تصویر 5.29 میں این- اور پی چینل کی کمی کی قسم MOSFET کے لئے گرافیکل علامات دیکھے جاسکتے ہیں۔

مشاہدہ کریں جس طرح منتخب علامتوں کا مقصد آلہ کی حقیقی ساخت کی نمائندگی کرنا ہے۔

گیٹ اور چینل کے مابین براہ راست باہم ربط (گیٹ کی موصلیت کی وجہ سے) کی عدم موجودگی گیٹ اور علامت کے مختلف ٹرمینلز کے مابین خلا کی علامت ہے۔

عمودی لائن جو چینل کی نمائندگی کرتی ہے وہ نالی اور ماخذ کے مابین منسلک ہے اور اسے سبسٹریٹ کے ذریعہ 'منعقد' کیا جاتا ہے۔

ہر ایک قسم کے چینل کے لئے یہ اعداد و شمار میں علامتوں کے دو گروپس پیش کیے گئے ہیں کہ بعض آلات میں سبسٹریٹ بیرونی طور پر قابل رسائی ہوسکتی ہے جبکہ دوسروں میں ایسا نہیں دیکھا جاسکتا ہے۔

MOSFET (افزودگی کی قسم)

اگرچہ کمی کی قسم اور بڑھانے کی قسم کے MOSFETs ان کے داخلی ڈھانچے اور فعال موڈ کے ساتھ ملتے جلتے نظر آتے ہیں ، لیکن ان کی خصوصیات بالکل مختلف ہوسکتی ہیں۔

اصل فرق ڈرین کرنٹ کا ہے جو کٹ آف ایکشن کے لئے گیٹ ٹو سورس وولٹیج کی ایک مخصوص سطح پر منحصر ہے۔

خاص طور پر ، ایک این چینل بڑھانے کی قسم کا MOSFET ایک مثبت گیٹ / سورس وولٹیج کے ساتھ کام کرسکتا ہے ، بجائے اس کے کہ منفی صلاحیتوں کی ایک رینج جو عام طور پر کمی کی قسم MOSFET پر اثر انداز ہوسکتی ہے۔

بنیادی تعمیراتی

آپ مندرجہ ذیل میں این چینل بڑھانے کی قسم کے MOSFET کو دیکھ سکتے ہیں
تصویر 5.31۔

سلیکن بیس کے ذریعہ ایک پی قسم کا میٹریل سیکشن تیار کیا جاتا ہے ، اور جیسا کہ اسے سبسٹریٹ کہلانے سے پہلے سیکھا جاتا ہے۔

یہ مواقع کچھ مواقع پر اندرونی طور پر ماخذ پن کے ساتھ تنصیب کی طرح کے MOSFET میں منسلک ہوتا ہے ، جبکہ کچھ مواقع میں اسے اپنی ممکنہ سطح کے بیرونی کنٹرول کو چالو کرنے کے لئے چوتھی برتری کے طور پر ختم کردیا جاتا ہے۔

ماخذ اور نالی ٹرمینلز معمول کے مطابق این ڈوپڈ علاقوں میں دھاتی رابطوں کا استعمال کرتے ہوئے شامل ہوئے ہیں۔

تاہم ، یہ تصور کرنا ضروری ہے کہ انجیر 5.31 میں دونوں نپٹ علاقوں کے درمیان چینل غائب ہے۔

اس کو تنزلی کی قسم اور بڑھنے کی قسم کے MOSFET کی داخلی ترتیب کے مابین بنیادی فرق سمجھا جاسکتا ہے ، یہ کسی موروثی چینل کی عدم موجودگی ہے جس کے بارے میں یہ سمجھا جاتا ہے کہ یہ آلہ کا ایک حصہ ہے۔

سی او 2 پرت کو اب بھی عام دیکھا جاسکتا ہے ، جو گیٹ ٹرمینل کے دھاتی اڈے اور نالی اور ماخذ کے درمیان والے خطے کے درمیان الگ تھلگ کو یقینی بناتا ہے۔ تاہم ، یہاں اس کا مشاہدہ کیا جاسکتا ہے کہ کھڑے ہوکر پی قسم کے مواد والے حصے سے الگ ہوں۔

مذکورہ بالا بحث سے ہم یہ نتیجہ اخذ کرسکتے ہیں کہ موسیفٹ میں اضافے کی قسم کے لئے نالی / ماخذ کے مابین گمشدہ چینل کے علاوہ ، کمی اور اضافہ MOSFET کی داخلی ترتیب میں کچھ مماثلت ہوسکتی ہے۔

بنیادی آپریشن اور خصوصیات

انویسمنٹ کی قسم کے لئے جب MOSFET اپنے VGS میں 0 V متعارف کرایا جاتا ہے تو ، لاپتہ این چینل کی وجہ سے (جو بہت سارے فری کیریئر لے جانے کے لئے جانا جاتا ہے) موجودہ پیداوار کو صفر ہونے کا سبب بنتا ہے ، جو بالکل کمی کی طرح کے برعکس ہے MOSFET کا ، ID = IDSS رکھنے والا۔

اس طرح کی صورتحال میں ڈرین / سورس ٹرمینلز کے اس پار گمشدہ راستہ کی وجہ سے ، الیکٹرانوں کی شکل میں بڑی تعداد میں کیریئر نالی / منبع (ن-ڈوپڈ علاقوں کی وجہ سے) جمع نہیں کر پاتے ہیں۔

وی جی ایس میں کچھ مثبت صلاحیتوں کا اطلاق ، وی جی ایس کے ساتھ صفر وولٹ پر سیٹ کیا گیا ہے اور ایس ایس ٹرمینل کو منبع ٹرمینل کے ذریعہ تبدیل کیا گیا ہے ، ہمیں در حقیقت کسی حد تک غیر منطقی خطوں اور پی سبسٹریٹ کے مابین ایک متعدد الٹرا متعصب پی این جنکشن ملتا ہے تاکہ کسی بھی قابل نقل و حرکت کو قابل بنایا جاسکے۔ ماخذ پر نالی


تصویر 5.32 میں ایک ایسی حالت دکھائی گئی ہے جہاں 0 V سے زیادہ کچھ مثبت وولٹیج کے ساتھ وی ڈی ایس اور وی جی ایس کا اطلاق ہوتا ہے ، جس سے نالی اور گیٹ کو وسیلہ کے حوالے سے مثبت صلاحیت مل سکتی ہے۔

گیٹ پر موجود مثبت صلاحیت سی او 2 پرت کے کنارے کے ساتھ پی سبسٹریٹ کے سوراخوں کو دھکیلتی ہے اور اس جگہ کو چھوڑ کر پی-سبسٹریٹ کے علاقوں میں گہری داخل ہوتی ہے ، جیسا کہ مذکورہ بالا اعداد و شمار میں دکھایا گیا ہے۔ ایسا ایک جیسے الزامات کی وجہ سے ہوتا ہے جو ایک دوسرے کو پیچھے ہٹاتے ہیں۔

اس کے نتیجے میں کمی کا خطرہ ہوتا ہے جو SiO2 انسولیٹنگ پرت کے قریب بنایا جاتا ہے جو سوراخوں سے باطل ہے۔

اس کے باوجود ، پی سبسٹریٹ الیکٹران جو مواد کے اقلیتی کیریئر ہیں کو مثبت گیٹ کی طرف کھینچ لیا جاتا ہے اور سی او 2 پرت کی سطح کے قریب خطے میں جمع ہونا شروع ہوجاتا ہے۔

سی او 2 پرت کی موصلیت کی خاصیت کی وجہ سے منفی کیریئر منفی کیریئرز کو گیٹ ٹرمینل پر جذب ہونے کی اجازت دیتے ہیں۔

جب ہم وی جی ایس کی سطح میں اضافہ کرتے ہیں تو ، سی او 2 سطح کے قریب الیکٹران کی کثافت میں بھی اضافہ ہوتا ہے ، جب تک کہ آخر کار حوصلہ افزائی ن قسم کا علاقہ نالی / منبع کے پار مقدار میں نقل و حرکت کی اجازت نہیں دے سکتا ہے۔

وی جی ایس کی شدت جس سے ڈرین کرنٹ میں زیادہ سے زیادہ اضافے کا سبب بنتا ہے اسے دہلیز وولٹیج کہا جاتا ہے ، علامت VT کے ذریعہ دستخط شدہ . ڈیٹاشیٹس میں آپ اسے VGS (Th) کے بطور دیکھ سکیں گے۔

جیسا کہ اوپر سیکھا گیا ہے ، VGS = 0 میں کسی چینل کی عدم موجودگی اور مثبت گیٹ ٹو ماخذ وولٹیج کی درخواست کے ساتھ 'بڑھا ہوا' ہونے کی وجہ سے ، اس طرح کے MOSFET کو بڑھاوا کی قسم کے MOSFETs کے نام سے جانا جاتا ہے۔

آپ کو پائے گا کہ کمی اور بڑھاوے کی طرح کے MOSFETs دونوں میں اضافہ کے خطوں کی نمائش ہوتی ہے ، لیکن اصطلاح اضافہ مؤخر الذکر کے لئے استعمال کیا جاتا ہے کیونکہ یہ آپریشن کے بڑھاوے کے انداز کو استعمال کرکے خاص طور پر کام کرتا ہے۔

اب ، جب وی جی ایس کو دہلیز کی قیمت پر دھکیل دیا جاتا ہے تو ، آزاد کیریئرز کی حراستی اس چینل میں فروغ پائے گی جہاں اس کی حوصلہ افزائی ہوتی ہے۔ اس کی وجہ سے نالی کا بہاؤ بڑھ جاتا ہے۔

دوسری طرف ، اگر ہم وی جی ایس کو مستقل رکھتے ہیں اور وی ڈی ایس (ڈرین ٹو ٹو سورس وولٹیج) کی سطح میں اضافہ کرتے ہیں تو ، یہ آخر کار موسس ٹی ای ٹی کو اپنے سنترپتی نقطہ پر پہنچنے کا سبب بنے گا ، کیوں کہ عام طور پر کسی جے ایف ای ٹی یا کسی کمی موسیفٹ کے ساتھ بھی ہوتا ہے۔

VGS کی ایک مقررہ قیمت کے ل V VDS کی بڑھتی ہوئی سطح کے ساتھ چینل اور کمی کے خطے میں تبدیلی۔

جیسا کہ تصویر 5.33 میں دکھایا گیا ہے ، نالوں کی موجودہ شناخت کو ایک چوٹکی بند عمل کی مدد سے برابر کردیا جاتا ہے ، جس کا اشارہ چینل کے حوصلہ افزائی چینل کے نالی سرے کی طرف ہوتا ہے۔

انجیر 5.33 میں موسفٹ کے ٹرمینل وولٹیجس پر کرچف کے وولٹیج قانون کا اطلاق کرنے سے ، ہمیں یہ مل جاتا ہے:

اگر VGS کو کسی خاص قدر پر مستقل رکھا جاتا ہے ، مثال کے طور پر 8 V ، اور VDS 2 سے 5 V تک بڑھا دیا جاتا ہے ، EQ کے ذریعہ وولٹیج VDG۔ 5.11 کو -6 سے -3 V تک گرتے دیکھا جاسکتا ہے ، اور ڈرین وولٹیج کے حوالے سے گیٹ کی صلاحیت کم اور کم مثبت ہوتی جارہی ہے۔

یہ جواب مفت کیریئر یا الیکٹرانوں کو حوصلہ افزا چینل کے اس خطے کی طرف راغب ہونے سے روکتا ہے ، جس کے نتیجے میں چینل کی موثر چوڑائی میں کمی آ جاتی ہے۔

آخر کار ، چینل کی چوڑائی چوٹکی کے مقام تک کم ہوجاتی ہے ، جس کی وجہ سے ہم اپنے سابقہ ​​افسردگی MOSFET مضمون میں پہلے ہی سیکھ چکے ہیں جیسے سنترپتی حالت تک پہنچ جاتے ہیں۔

مطلب ، کسی مقررہ وی جی ایس کے ساتھ وی ڈی ایس کو بڑھانا ID کی سنترپتی سطح کو متاثر نہیں کرتا ، یہاں تک کہ خرابی کی صورتحال کو پہنچنے تک۔

انجیر 5.34 کو دیکھتے ہوئے ہم یہ پہچان سکتے ہیں کہ موزف ایٹ کے لئے جیسے 5.53 میں VGS = 8 V ہے ، سنترپتی 6 V کی سطح پر ہوتی ہے۔ عین مطابق ہونے کے لئے VDS سنترپتی کی سطح کا اطلاق VGS سطح سے ہوتا ہے۔

اس میں کوئی شک نہیں ، اس طرح یہ ظاہر ہوتا ہے کہ جب وی ٹی ویلیو طے ہوجاتا ہے تو ، وی جی ایس کی سطح کو متناسب طور پر سنترپتی سطح کے لوکس کے ذریعہ وی ڈی ایس کے لئے سنترپتی کی اعلی سطح کا سبب بنتا ہے۔

مذکورہ اعداد و شمار میں دکھائے جانے والے خصوصیات کا حوالہ دیتے ہوئے ، VT کی سطح 2 V ہے ، جو اس حقیقت سے ظاہر ہوتا ہے کہ نالی کا حجم 0 ایم اے تک گر گیا ہے۔

لہذا عام طور پر ہم کہہ سکتے ہیں:

جب VGS قدریں بڑھنے کی قسم کے MOSFET کے لئے حد کی سطح سے کم ہوتی ہیں تو ، اس کی نالی موجودہ 0 ایم اے ہوتی ہے۔

ہم مذکورہ اعدادوشمار میں بھی واضح طور پر دیکھ سکتے ہیں کہ جب تک VGS VT سے 8 V تک بلند ہوتا ہے ، ID کے لئے اسی سنترپتی کی سطح بھی 0 سے 10 ایم اے کی سطح تک بڑھ جاتی ہے۔

مزید برآں ہم یہ بھی دیکھ سکتے ہیں کہ VGS کی قدر میں اضافے کے ساتھ VGS کی سطح کے درمیان جگہ بڑھ جاتی ہے ، جس سے نالی کے موجودہ حصے میں غیر معمولی اضافے میں اضافہ ہوتا ہے۔

ہمیں معلوم ہوتا ہے کہ ڈرین کی موجودہ قیمت VGS کی سطح کے گیٹ ٹو سورس وولٹیج سے متعلق ہے جو VT سے زیادہ ہے ، جو غیر درج ذیل تعلقات کے ذریعہ ہے:

وہ اصطلاح جس میں اسکوائر بریکٹ دکھایا گیا ہو وہ اصطلاح ہے جو ID اور VGS کے درمیان نون لکیری تعلق سے متعلق ذمہ دار ہے۔

اصطلاح K ایک مستقل ہے اور یہ MOSFET لے آؤٹ کا ایک فنکشن ہے۔

ہم اس مستحکم K کی قیمت کو مندرجہ ذیل مساوات کے ذریعہ تلاش کرسکتے ہیں۔

جہاں ID (آن) اور VGD (آن) ہر ایک کی قدر خاص طور پر اس آلے کی خصوصیت پر منحصر ہوتی ہے۔

اگلی شکل 5.35 کے نیچے ہمیں پتہ چلتا ہے کہ ایک دوسرے کے درمیان منتقلی کے عمل کو واضح کرنے کے لئے نالی اور منتقلی کی خصوصیات ایک دوسرے کے ساتھ ترتیب دی گئی ہیں۔

بنیادی طور پر ، یہ JFET اور تخفیف قسم کے MOSFETs کے لئے پہلے بیان کردہ عمل کی طرح ہے۔

تاہم ، موجودہ صورت حال کے ل we ہمیں یہ یاد رکھنا ہوگا کہ ڈرین کا موجودہ VGS VT کے لئے 0 ایم اے ہے۔

یہاں ID میں موجودہ کی قابل دید رقم نظر آسکتی ہے ، جو EQ کے ذریعہ طے شدہ مطابق بڑھ جاتی ہے۔ 5.13۔

نوٹ ، نالی کی خصوصیات سے منتقلی کی خصوصیات پر نکات کی وضاحت کرتے وقت ، ہم صرف سنترپتی کی سطح پر غور کرتے ہیں۔ اس سے آپریشن کے علاقے کو وی ڈی ایس کی قدر تک محدود ہوتا ہے جیسا کہ ایکق کے ذریعہ قائم کیا گیا ہے۔ (5.12)

این چینل بڑھانے کی قسم کے MOSFET کی منتقلی کی خصوصیات کو پلاٹ کیسے بنائیں

پی چینل افزودگی کی قسم کے MOSFETs

جیسا کہ تصویر 5.37a میں دکھایا گیا ہے ، پی-چینل بڑھانے کی قسم کے MOSFET کی ساخت ، تصویر 5.31 میں ظاہر ہونے والے کے بالکل برعکس ہے۔

مطلب ، ، اب آپ کو معلوم ہوگا کہ نالی اور ماخذ کے جوڑ کے نیچے ایک ن قسم کے سبسٹریٹ اور پی ڈوپڈ خطے ہیں۔

ٹرمینلز قائم ہوتے ہی قائم رہتے ہیں ، لیکن موجودہ سمتوں اور وولٹیج کی قطعات میں سے ہر ایک الٹ ہے۔

ڈرین کی خصوصیات ویسے ہی نظر آتی ہیں جیسے انجیر 5.37c میں دیئے گئے ہیں ، جس میں VGS کی مسلسل زیادہ منفی وسعت کی وجہ سے موجودہ مقدار میں بڑھتی ہوئی مقدار موجود ہے۔

منتقلی کی خصوصیات اعداد و شمار 5.35 کے منتقلی وکر کا آئینہ تاثر (ID محور کے آس پاس) ہوگی ، جس میں ID VGS کی زیادہ سے زیادہ منفی اقدار کے ساتھ بڑھتا ہے ، جیسا کہ تصویر 5.37b میں دکھایا گیا ہے۔ مساوات (5.11) کے ذریعے (5.14) پی چینل آلات کے ل similar اسی طرح موزوں ہیں۔

حوالہ جات:




پچھلا: اینٹی جاسوس آر ایف ویکشک سرکٹ - وائرلیس بگ کا پتہ لگانے والا اگلا: خصوصیات کی منتقلی